Il Workshop co-organizzato con BSC – Barcelona Supercomputing Center sullo stato dell’arte e le modalità per rendere RISC-V l’architettura prescelta per le applicazioni in ambito HPC.

RISC-V: the cornerstone ISA for the next generation of HPC infrastructures

Mercoledì 17/01/2024

RISC-V è un processore unico, addirittura rivoluzionario, perché costituisce un’ISA libera e open-source su cui è possibile effettuare porting di software, sviluppare hardware e costruire processori senza ricorrere a licenze per architetture proprietarie e/o pagare royalties.

L’attuale sviluppo di RISC-V coincide con il rallentamento della Legge di Moore, il che significa che l’aumento della potenza di elaborazione totale non è più accompagnato da nuove tecnologie di fabbricazione, a seguito della crescita esponenziale delle applicazioni di apprendimento automatico e intelligenza artificiale, che richiedono un notevole aumento di potenza di elaborazione, e della crescente disponibilità sul mercato di chip progettati da diversi fornitori per svolgere compiti specifici, spesso a ridotto consumo energetico (i.e. inferenza).

Ad oggi esistono molti prodotti hardware basati su RISC-V di diverse aziende, numerose schede di sviluppo a basso costo e schede adatte ad applicazioni ad alta intensità di calcolo funzionanti con lo standard Linux. Uno dei punti di forza di RISC-V per le applicazioni ad alta intensità di calcolo è la possibilità di configurare liberamente e personalizzare la ISA RISC-V in funzione delle caratteristiche delle applicazioni, comprese le istruzioni personalizzate. Questo rende l’architettura RISC-V una scelta interessante per un gran numero di caso d’uso in ambito HPC e AI, Internet of Things (IoT), realtà virtuale / aumentata. In futuro vi saranno infatti sempre più applicazioni progettate per RISC-V.

Il workshop, co-organizzato da E4 Computer Engineering e BSC – Barcelona Supercomputing Center, riunirà ricercatori di diverse discipline, rappresentanti di industria, computer architect, sviluppatori di applicazioni scientifiche e utenti finali, con l’obiettivo di descrivere lo stato dell’arte e delineare il modo per rendere RISC-V l’architettura prescelta per le applicazioni in ambito HPC.

Il co-design per questa architettura è un’opportunità straordinaria per promuovere la collaborazione tra sviluppatori, architetti hardware, date center e utilizzatori. Il co-design avrà un impatto a tutti i livelli, dai computer a uso personale ai supercomputer, in quanto tutti affronteranno sfide simili in termini di prestazioni, efficienza energetica, concorrenza, movimento dei dati e programmabilità delle applicazioni. RISC-V applicato alle grandi infrastrutture HPC presenta ulteriori sfide, tra cui la scalabilità e l’affidabilità, dovute alle grandi dimensioni di tali sistemi.

Il workshop offrirà un’interessante occasione di dibattito e presenterà le prime esperienze e casi d’uso di infrastrutture HPC alimentate da piattaforme RISC-V.

Il programma competo seguirà a breve.